Buatlah rangkaian seperti gambar percobaan 1 dengan dengan sumber 3.3V dengan output Seven segment
4.1. Percobaan 1 Kondisi 13
Rangkaian pada percobaan 1 kondisi 13 ini merupakan rangkaian Counter Asyncronus, dimana sesuai dengan pengertiannya, output yang dihasilkan dari rangkaian ini adalah perhitungan secara bergiliran. Pada kondisi ini, jenisnya yaitu counter asyncronus up (perhitungan maju) dengan counter 0-9.
Di percobaan ini kita menggunakan 4 buah J-K Flip flop dimana pin R-S nya dihubungkan dengan Vcc yang menyebabkan pin R-S berlogika 0, sehingga pin J,CLK,K dapat berpengaruh terhadap output. Pada kondisi 7 ini, rangkaian terhubung secara seri dengan input clock hanya diberikan pada J-K Flip flop yang pertama, sedangkan J-K Flip flop yang selanjutnya akan menerima output dari flip-flop sebelumnya. Sehingga output pada rangkaian ini adalah counter up (perhitungan maju 0-9) yang lambat dikarenakan flip flop kedua dan seterusnya harus menunggu output dari flip flop pertama terlebih dahulu.
Untuk melihat lebih jelas output dari rangkaian dihubungkan ke 7-segment melalui Ic 74LS47 yang berfungsi sebagai Ic decoder (biner ke desimal).
Download Datasheet 74LS112 Download
Download Datasheet 7474 Download
Download Datasheet Resistor Download
Download Datasheet Kapasitor Download
Download Datasheet LED Download
Tidak ada komentar:
Posting Komentar